Avanceret emballage er et af de teknologiske højdepunkter i 'More than Moore'-æraen.Efterhånden som chips bliver stadig sværere og dyrere at miniaturisere ved hver procesknude, lægger ingeniører flere chips i avancerede pakker, så de ikke længere skal kæmpe for at krympe dem.Denne artikel giver en kort introduktion til 10 af de mest almindelige termer, der bruges i avanceret emballageteknologi.
2.5D pakker
2.5D-pakken er et fremskridt inden for traditionel 2D IC-pakketeknologi, der giver mulighed for finere linje- og pladsudnyttelse.I en 2.5D-pakke stables bare matricer eller placeres side om side oven på et interposer-lag med silicium via vias (TSV'er).Basen eller det mellemliggende lag giver forbindelse mellem chipsene.
2.5D-pakken bruges typisk til avancerede ASIC'er, FPGA'er, GPU'er og hukommelseskuber.I 2008 opdelte Xilinx sine store FPGA'er i fire mindre chips med højere udbytte og forbinder disse med silicium-mellemlaget.2.5D-pakker blev således født og blev til sidst meget brugt til processorintegration med høj båndbredde (HBM).
Diagram af en 2.5D-pakke
3D emballage
I en 3D IC-pakke stables logisk matrice sammen eller med lagermatrice, hvilket eliminerer behovet for at bygge store System-on-Chips (SoC'er).Matricen er forbundet med hinanden med et aktivt interposer-lag, mens 2.5D IC-pakker bruger ledende bump eller TSV'er til at stable komponenter på interposer-laget, 3D IC-pakker forbinder flere lag af siliciumwafere til komponenter ved hjælp af TSV'er.
TSV-teknologi er den vigtigste muliggørende teknologi i både 2.5D og 3D IC-pakker, og halvlederindustrien har brugt HBM-teknologi til at producere DRAM-chips i 3D IC-pakker.
Et tværsnitsbillede af 3D-pakken viser, at den vertikale sammenkobling mellem siliciumchips opnås gennem metalliske kobber-TSV'er.
Chiplet
Chiplets er en anden form for 3D IC-pakning, der muliggør heterogen integration af CMOS- og ikke-CMOS-komponenter.Med andre ord er de mindre SoC'er, også kaldet chiplets, snarere end store SoC'er i en pakke.
At nedbryde en stor SoC i mindre, mindre chips giver højere udbytte og lavere omkostninger end en enkelt bar die.chiplets giver designere mulighed for at drage fordel af en bred vifte af IP uden at skulle overveje, hvilken procesknude der skal bruges, og hvilken teknologi der skal bruges til at fremstille den.De kan bruge en bred vifte af materialer, herunder silicium, glas og laminater til at fremstille chippen.
Chiplet-baserede systemer består af flere Chiplets på et mellemliggende lag
Fan Out-pakker
I en Fan Out-pakke viftes "forbindelsen" væk fra overfladen af chippen for at give mere ekstern I/O.Den bruger et epoxystøbningsmateriale (EMC), der er fuldt indlejret i matricen, hvilket eliminerer behovet for processer som f.eks. waferstød, fluxing, flip-chip montering, rengøring, bundsprøjtning og hærdning.Derfor kræves der heller ikke noget mellemliggende lag, hvilket gør heterogen integration meget lettere.
Fan-out teknologi tilbyder en mindre pakke med mere I/O end andre pakketyper, og i 2016 var det teknologistjernen, da Apple kunne bruge TSMCs pakketeknologi til at integrere sin 16nm applikationsprocessor og mobile DRAM i en enkelt pakke til iPhone 7.
Fan-out emballage
Fan-Out Wafer Level Packaging (FOWLP)
FOWLP-teknologi er en forbedring af wafer-level packaging (WLP), der giver flere eksterne forbindelser til siliciumchips.Det involverer at indlejre chippen i et epoxystøbningsmateriale og derefter konstruere et højdensitets omfordelingslag (RDL) på waferoverfladen og påføre loddekugler for at danne en rekonstitueret wafer.
FOWLP giver et stort antal forbindelser mellem pakken og påføringskortet, og fordi substratet er større end matricen, er matricestigningen faktisk mere afslappet.
Eksempel på en FOWLP-pakke
Heterogen integration
Integrationen af forskellige komponenter, der er fremstillet separat i samlinger på højere niveau, kan forbedre funktionaliteten og forbedre driftsegenskaberne, så halvlederkomponentproducenter er i stand til at kombinere funktionelle komponenter med forskellige processtrømme i en enkelt samling.
Heterogen integration ligner system-in-package (SiP), men i stedet for at kombinere flere bare dies på et enkelt substrat, kombinerer det flere IP'er i form af Chiplets på et enkelt substrat.Den grundlæggende idé med heterogen integration er at kombinere flere komponenter med forskellige funktioner i samme pakke.
Nogle tekniske byggesten i heterogen integration
HBM
HBM er en standardiseret stack-lagringsteknologi, der giver kanaler med høj båndbredde til data i en stak og mellem hukommelse og logiske komponenter.HBM-pakker stabler hukommelsesstik og forbinder dem via TSV for at skabe mere I/O og båndbredde.
HBM er en JEDEC-standard, der vertikalt integrerer flere lag af DRAM-komponenter i en pakke sammen med applikationsprocessorer, GPU'er og SoC'er.HBM er primært implementeret som en 2.5D-pakke til avancerede servere og netværkschips.HBM2-udgivelsen adresserer nu kapacitets- og klokhastighedsbegrænsningerne for den første HBM-udgivelse.
HBM pakker
Mellemlag
Det mellemliggende lag er den ledning, hvorigennem de elektriske signaler ledes fra multi-chip blot matricen eller -kortet i pakken.Det er den elektriske grænseflade mellem stik eller stik, hvilket gør det muligt for signalerne at forplante sig længere væk og også tilsluttes andre stik på kortet.
Interposer-laget kan være lavet af silicium og organiske materialer og fungerer som en bro mellem multi-die matricen og pladen.Silicium interposer-lag er en gennemprøvet teknologi med høj I/O-densitet og TSV-dannelsesevner og spiller en nøglerolle i 2.5D og 3D IC-chippakning.
Typisk implementering af et systemopdelt mellemlag
Omfordelingslag
Omfordelingslaget indeholder kobberforbindelserne eller justeringerne, der muliggør de elektriske forbindelser mellem de forskellige dele af pakken.Det er et lag af metallisk eller polymert dielektrisk materiale, der kan stables i pakken med bare matrice, og dermed reducere I/O-afstanden på store chipsæt.Omfordelingslag er blevet en integreret del af 2.5D- og 3D-pakkeløsninger, hvilket gør det muligt for chipsene på dem at kommunikere med hinanden ved hjælp af mellemliggende lag.
Integrerede pakker ved hjælp af omfordelingslag
TSV
TSV er en nøgleimplementeringsteknologi til 2.5D- og 3D-emballageløsninger og er en kobberfyldt wafer, der giver en lodret forbindelse gennem siliciumwafer-matricen.Den løber gennem hele matricen for at give en elektrisk forbindelse, der danner den korteste vej fra den ene side af matricen til den anden.
Gennemgående huller eller vias ætses til en vis dybde fra forsiden af waferen, som derefter isoleres og fyldes ved at afsætte et ledende materiale (normalt kobber).Når chippen er fremstillet, fortyndes den fra bagsiden af waferen for at blotlægge gennemgangene og metallet aflejret på bagsiden af waferen for at fuldende TSV-forbindelsen.
Indlægstid: Jul-07-2023